PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-181163

(43)Date of publication of application: 07.08.1991

(51)Int.CI.

H01L 25/10

H01L 25/11

H01L 25/18

(21)Application number: 02-325100

(71)Applicant: INMOS LTD

(22) Date of filing:

27.11.1990

(72)Inventor: WAKEFIELD ELWYN P M

WALKER CHRISTOPHER P H

(30)Priority

Priority number: 89 8927164


Priority date: 01.12.1989

Priority country: GB

(54) SEMICONDUCTOR CHIP PACKAGE

(57) Abstract:

PURPOSE: To realize a rotational and linear symmetry by employing a pin—out construction for decreasing the surface area by stacking semiconductor chip packages. CONSTITUTION: Semiconductor chip packages P2 are abutting each other on the upper surface 28 and separated from each other on the bottom face 30 thereof. Pins 18, 20 on one P2 are connected with adjacent pins 20, 18 of the other P2 to constitute a module 26. The module 26 is provided with sixteen address input ends A0–A15 corresponding to those of P2 on the underside. The module 26 has write enable input ends WE0, WE1, output enable input ends OE0, OE1, eight select CS input ends CS0–CS3, i.e., input ends of four chips in the package 2 on the underside, and CS0 (upper side)—CS3 (upper side), i.e., the chip select inputs for four chips in the package 2 on the upper side. Pins are laid out such that the chip select and redundant pins are symmetrical to a line parallel with the



out such that the chip select and redundant pins are symmetrical to a line parallel with the pins. Consequently, a rotationally and linearly symmetric arrangement can be realized.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩公開特許公報(A) 平3-181163

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)8月7日

H 01 L 25/10

7638-5F F 7638-5F

H 01 L 25/14 25/10

Z Z×

審査請求 未請求 請求項の数 17

(全9頁)

<u><u>Q</u>発明の名称</u> 半導体チップ・パッケージ

②特 願 平2-325100

@出 願 平2(1990)11月27日

優先権主張

図1989年12月1日図イギリス(GB)回8927164.7

@発 明 者

エルウイン、ポール、

イギリス国プリストル、クーム、デイングル、クランベリ

マイケル、ウエイクフ

ー、ウオーク、28

イールド

70発明者

クリストフアー、ボー ル、ハルム、ウオーカ イギリス国エイポン、ポーテイスヘツド、ドレイクス、ウ

ナイ 35

の出 願 人

インモス、リミテツド

イギリス国プリストル、アーマンズベリー、アズテツク、

ウエスト、1000

の代 理 人

弁理士 佐藤 一雄

外3名

最終頁に続く

明 料 古

1. 発明の名称

牛導体チップ・バッケージ

2. 特許請求の範囲 ・

1. パッケージに配置された少なくとも1つの半専体チップと前記パッケージから延在する複数の第1 および第2 ピンとを編えて前記第中ピンは前記少なくとも1つの半専体チップに電気的に接続されて前記少なくとも1つの半の部との間に信号を導通させ、前記第2 ピンは前記少なくとも1つの相の第1 ピンと第2 ピンがパッケージのほに沿って非対称に配置されて、前記第1 ピンの残りの組は前記パッケージのほに沿って非対称に配置されて、前記第1 ピンの残りの組は前記パッケージのほに沿って非対称に配置されて、前記第1 ピンの残りの組は前記パッケージのほに沿って対称に配置されて、前記第1 ピンの残りの組は前記パッケージのほに沿って対称に配置されていることを特徴とする半導体チップ・パッケージ。

- 2. 前記第1および第2ピンが前記パッケージの1対の対抗線上に配置されていることを特徴とする請求項1に記載の半導体チップ・パッケージ。
- 3. 第1ピンの前記銭りの組の配置が線対称 であることを特徴とする請求項2に記載の半導体 チップ・パッケージ。
- 4. 前記銭りの組の各第1ピンは同じ組の対 応する第1ピンに相対しており、前記少なくとも、 1つの組の各第1ピンは対応する第2ピンに相対 していることを特徴とする請求項2または3に記 載の半導体チップ・パッケージ。
- 5. 前記少なくとも1つの粗の第1ピンがチップ選択ピンを含むことを特徴とする結束項1乃 至4のいずれかに記載の半導体チップ・パッケー
- 6. 前記少なくとも1つの銀の第1ピンがデータ・ピンを含むことを特徴とする請求項1万至 4のいずれかに記載の半導体チップ・パッケージ。
- 7. 前記第1および第2ピンは前記パッケー

ジの4つの縁のそれぞれに配置されていることを 特徴とする請求項1に記載の半導体チップ・パッ ケージ。

- 8. 前紀パッケージの相対する縁上に第1ピンの前記銭りの組が線対称に配置されていることを特徴とする前求項7に記載の半導体チップ・パッケージ。
- 9. 前記パッケージの隣接録上に第1ピンの 前記残りの組が回転対称位置に配置されていることを特徴とする請求項7または8に記載の半導体 チップ・パッケージ。
- 10. 前記少なくとも1つの親の前記第1ピンと前記第2ピンは前記パッケージの相対する報上に非対称に配置されていることを特徴とする請求項7乃至9のいずれかに記載の半導体チップ・パッケージ。
- 11. 前記残りの組の各第1ピンはそれに対応する第2ピンに相対し、前記少なくとも1つの組の各第1ピンには相対さない第2ピンはそれに対応する第2ピンに相対することを特徴とする請

一方のパッケージ上に取付けられて、前記2つの パッケージの前記第1および第2ピンがモジュー ルの共通線に沿って接続されていることを特徴と する前収項14に記載のモジュール。

- 16. 各パッケージで、前記第1および第2 ピンは前記パッケージの4つの縁それぞれに配置 されており、最初に述べた第1の積重ね対上に積 み近ねられたパッケージの追加積重ね対を含み、 前記追加積重ね対は前記第1の積重ね対に関して 同転して、前記第1の積重ね対の各第1ピンまた は第1ピン接続は前記追加積重ね対の前記第1 ピンまたは第1ピン接続に接続されて、前記第1 の積重ね対の第1ピンまたは第2ピン接続が前 記追加積重ね対の第2ピンまたは第2ピン接続に 接続されることを特徴とする請求項15に記載の モジュール。
- 17. 前記追加積重ね対の上に積み重ねられているさらに2つのパッケージの積重ね対を含み、前記さらに2つの積重ね対は互いに関して回転されていると兆に最初に述べた積重ね対および追加

氷頂7乃至10のいずれかに記載の半導体チップ ・パッケージ。

- 12. 前記少なくとも1つの組の第1ピンが チップ選択ピンを含むことを特徴とする7ないし、 11のいずれかに記載の半導体チップ・パッケー ジ。
- 13. 前記少なくとも1つの組の第1ピンが データ・ピンを含むことを特徴とする請求項7乃 至11のいずれかに記載の半導体チップ・パッケージ。
- 14. 請求項1記載の半導体チップ・パッケージを2つ含むモジュールであって、パッケージの積近ね対を形成するよう一緒に積み近ねられて、一方のパッケージの耐記銭りの紐の各第1ピンが他方のパッケージの対応する第1ピンに接続されており、前記1方のパッケージの前記少なくとも一つの組の各第1ピンが前記他のパッケージの各第2ピンに接続されていることを特徴とする半導体チップ・パッケージのモジュール。
 - 15. 前記他方のパッケージは逆さまに前記

された積重ね対に関して回転されていることを特 徴とする筋状項16に記載のモジュール。

3. 危明の詳細な説明

(産業上の利用分野)

本発明は単一の半導体チップ・パッケージおよび半導体チップ・パッケージのモジュールに関す エ

(従来の技術) (台語を知り込むは中間をもも作品を含める)

電子工学業界では、つねに電子部品の寸法の輸 小が要求されている。現在では、シリコン・デバ イスの製造およびそうしたデバイスがプリント回 路基板上で組み立てられる方法において、電子部 品は3次元、すなわち、垂直方向に並がっていく、 傾向にある。

本出願人(INMOS 社)は現在トランスピュータ (チップ上のコンピュータ)モジュール(TRAMs) を製造している。このモジュールは、それらの上 にある冗長ピンを使用して積み重ねることができ る。ただし、そのモジュールはどの回路にも按 続できるわけではない。それらの冗長ピン上に能動回路をもつTRANは、冗長ピンに接続できるので、 財扱に接続可能である。

ランダム・アクセス・メモリ (RAMs) は従来供 数個のピンをもつデュアル・イン・ライン・モジ ュール (DIPs) の中に入っている。奇数個のピン が必要なデバイスの場合、これらのピンの1つは 通常余分になり接続されない。この冗長ピンが RAN を選択する信号の1つに隣接している場合、 2つの異なるRAN の組立体を構築することができ る。すなわち、チップ選択 (CS) 用の通常のピン、 を使用する机立体とチップ選択用の隣接ピンを使 川する和立体である。2つの異なるRAM のそれぞ れの対が積み重ねてあれば、それは、プリント回 路基板上では2つのチップ選択ピンをもつ単一デ バイスである。上側のデバイスは下側のデバイス の冗長ピンの上にあるチップ選択ピンをもち、ド 側のデバイスは上側のデバイスの冗長ピンのドに あるチップ選択ピンをもつ。この構成の欠点は、 2つの異なる構成のRAN が必要なことである。通

常のチップ選択ピンに接着されたシリコン・チップ上にチップ選択ピンをもつものと、通常非接続(NC)ピンに接着されたチップ選択パッドをもつものである。

(危明が解決しようとする疎逝)

EP-A-0157147 (1BM) には、工製規格メモリ・チップを使用するスタックト倍密度メモリ・モジュールが開示されている。これは上述の周知では、大ップ選択ピンが底部のチップ上の対応するピンに核触しないように折り曲げられ、上のチャプの非核統ピンに接続されている。その非核統ピンに接続されている。そいっの異なるチップの最大である。この構成には、2つの異なるチップ和立ないのないというにある。さらに対しないのが必要であるという欠点がある。さらに対しなが必要であるというで表がある。さらに対しながあるが必要であるというで表がある。この保持をいるが必要であるというで表がある。

(課題を解決するための手段及び作用)

従来のものがもつ、以上のような欠点を解決するために、本発明は、パッケージに配置された少なくとも1つの半導体チップとそのパッケージから延信する複数の第1および第2とピンを含む1のピンはその少なくとも1つの半導体チップに電気では、少なくとも1つの半導体チップに高いでは、少なくとも1つの半導体チップに電気では、少なくとも1つの半導体のし、前記第1のピシは複数の組に対応する信号型を表わし、前記第2のピンは対応する信号型を表わし、前記第2のピンはがッケージの縁にそって対称的に配置されており、第1ピンの繰りの組はパッケージの縁に沿って対称的に配置される。

本允明はさらに半専体チップ・パッケージのモジュールも提供する。このモジュールは、パッケージの重ねられた対を形成するように本発明によるスタックト半導体チップ・パッケージを2つ含

み、1つのパッケージの前記残りの組の各第1の ピンは他のパッケージの対応する第1ピンに接続 されて、前記パッケージの前記少なくとも1つの 組の各ピンが前記他のパッケージの各第2ピンに 接続されている。

(尖施例)

第1図ないし第3図には本発明の第1次施例による半導体チップ・パッケージ2が示されている。 半導体チップ・パッケージ2は、内部に1つまた は複数の半導体チップ(図示せず)がカプセル封 人されている外部ケース4を含む。この実施例は、 4つのRAM チップが外部ケース4にカプセル封人 され、これらのチップは第3図に示す4つのプロック6、8、10、12により示されている。外部ケース4の対抗録14、16にはピン18、20の各行が配置されている。ピン18、20は、パッケージの対抗録に配置され、従来のデュアル・インライン形式に構成されているが、第2図に示すように、それらのピンはガル・ウイング・リードとして形成される。そのパッケージ2の記憶 容量は4x 64 Kx4または2x 64 Kx8である。

図示された実施例では、パッケージは40個の ピンをもつ、2個のピンはパッケージ2の録14、 16のそれぞれに沿って配置されている。それら のピンは第1図では1から40と番号付けられて いる。それらのピンは16個のアドレス入力 (AUないしA15)、8個のデータ信号ピン (DOないしD7)、2個の花力供給ピン (VCC)、2個の接地ピン(GND)、4個の チップ選択ピン(CSOないLCS3)、2個の 者込み許可ピン(WEOないしWE1)および2 個の出力許可ピン (OE()ないしOE1) を含む。 これらのピンはそれぞれ、第3凶に既略的に示さ れているように、1つまたは複数のチップに接続 される (解かりやすくするためにVCCおよび VGDピンは第3図では除かれている)。したが って、これらのピンは第1型のピン22を構成す る。第1型のピン22は、パッケージ2の中の少 なくとも1つの半導体チップ6、8、10、12 に電気的に接続されて、少なくとも1つの半導体

長NCビンは、4つのチップ選択CSビンの各対抗なに冗長NCビンがあるように、パッケージ2の各側部14、16に非対称的に配置されている。チップ選択CSビン以外の第1型ピン22の組のピンでは、2つの側部14と16に平行なパッケージの中心を経方向に延在する面に関して左右対称である。したかって、ピンアウトは、チップ選択は号を除くすべての信号に関して対称であり、チップ選択CSビンを左右対称にするためにさらにチップ選択CSビンを必要とする場合には冗長NCビンを備える。

第4図は、第1図の2つの半導体チャブ・パッケージ2の積重ね構成を含むモジュール26を示す。半導体チャブ・パッケージ2は、同じ半導体チャブ・パッケージ2の対の1万を他方に関して逆さまにして2重積み重ねされ、2つの半導体チップ・パッケージ2の上面28は互いに隣接して、匹面30は互いに隔置されている。各パッケージ2の直接隣接するピン20、18に第4図に

チップ6、8、10、12と外部回路(図示せず)の間に電気信号を構通させる。第1型のピンは複数の組に分割され、各組は対応する信号型、すなわち、アドレス人力ピン(A)、データ信号ピン(D)、電力供給ピン(VCC、GND) および様々な制御ピン(CS、WE、OE)を表わす。そのパッケージはさらに4つの冗長ピン24を縮えている。それらの冗長ピン24は第1図のピン24ないし27により構成されている。冗長ピン24は、パッケージ2の少なくとも1つの半導体チップ6、8、10、12には電気的に非接続である第2型ピン24を構成する。

次に、パッケージ2上の第1型ピン22と第2型ピン24の分布を説明する。1組の第1型ピン22、すなわち、CSピン以外のすべての第1型ピン22は、パッケージ2の各側14、16に対称に配置されている。すなわち、相対する、各アドレスA、電力VCCまたはGND、データD、者込み許可WEまたは山力許可OEピンは同じ組の他の同じピンである。チップ選択CSピンと元

示してあるように接続されている。すなわち、一 方のパッケージ 2のピン1 (VCC) は他方のパ ッケージ2のピン40(VCC)に接続される。 逆も間様である。一方のパッケージ2のピン'(A) は他方のパッケージ2のピン39(A)に接続さ れて、そのピンの両方ともアドレス人力端である。 半導体デバイスは銃取り専用メモリ (ROM) では なくRAN なので、アドレス人力端が異なるパッケー ージ間で接続される方法は重要ではない。 同様の 接続がデータDピン、書込み許可WEピン、出力。 許可OEピンおよび接地GNDピンの間で形成さ れる。しかし、1万のパッケージ2の各冗長NC ピン (14ないし17のピン) は他方のパッケー ジ2の各冗長NCピン(27ないし24のピン) に接続される。そのため、スタックト・モジュー ル26は個々のパッケージの2倍のCSピンをも つ。その結果作成されたスタックト・モジュール の回路図が郊5図に示されている。郊5図から、 総数16のアドレス人力端があることが分かるが、 それは、2つのパッケージ2の32のアドレス人

カピンは一緒に対として接続されるので、結果と して、最終的に作成されたモジュール26には 16個のアドレス人力端AOないしA15しか形 成されてない。第5図の16個のアドレス人力端 A O ないしA 1 5の区別は下側のパッケージ2の それに対応している。同様の理由で、そのモジュ ールはさらに8仭のデータ入力端DSないLD7 しか婦えてなく、第5図のこれらのデータ入力端 の区別は下側のパッケージのそれに対応している。 同様に、モジュール26は2つの書込み許可入力 端WEOないしWE1をもち、これらの入力端の 区別は下側のパッケージのそれに対応する。さら に、同様に、モジュール26は2つの出力許可入 力端OEOないLOE1をもち、これらの入力端 の区別は下側のパッケージ2のそれに対応する。 モジュール26は8つのチップ選択CS人力端を もち、チップ選択CS人力端の総数は個別のパッ ケージ2の総数に対応する、とういのは、チップ 選択CS入力端は冗長NC入力端に接続されて、 互いに対になるように接続されない。 4 つのチッ

プ選択人力端 C S U ないし C S 3 は、下側のバッケージ 2 の 4 つのチップの人力端であり、4 つのチップ選択人力端 C S O (上側) ないし C S 3 (上側) は、上側のバッケージ 2 の 4 つのチップ 用のチップ選択人力である。

モジュール26の記憶容量は8x 64Kx 4または4x64Kx 8である。

図示された実施例では、チップ選択 C S ピンは 非対称である。データ・ピンではなくチップ選択 ピンを非対称にする利点は、パッケージの電力が 削減されて、使用されているピンの総数が減少する。しかし、他の火施例では、ピン14、15、27、26にチップ選択信号を適用して、ピン8、9、10、11に4つのデータ信号を適用して、ピン33、32、31、30は、冗長(NC)になり、ピン16、17、24、25も未使用になる。オプションとして、ピン22、23も冗長ピンなる。この型の単一パッケージの記憶容量は C 2 を 3 も C と こ こ の型の単一パッケージの記憶容量は C 2 正 スタックト・モジュールの記憶容量は C 4 x 6 4 K x 8 である。

第1 図ないし第5 図に示されたデバイスでは、 ピンアウトはピン 1 ないし 2 0 に平行な線に関し て対称であり、チップ選択および冗長ピンが対称 になるように形成されている。しかし、他の実施 例では、線対称と共にまたは替わりに回転対称が 考慮されている。

たとえば、2つの録上のピンをもつパッケージでは、180度の角度で回転対称にでき、これにより、4つのスタックト・パッケージのモジュールを形成可能である。こうした構成は、第6図と第7図に示される本発明の第2の実施例を構成する。

がも図は、1つまたは複数の半導体チップ(図示せず)がカプセル封入された外部ケース 7 2をもつ半導体チップ・パッケージ 7 0 の腰略半面図である。この実施例では、2または4つのRAMチップが外部ケース 7 2にカプセル封入されて、2 x 6 4 x 8 の記憶容量をもつ。外部ケース 7 2の対抗線 7 4、7 6 上にピン 7 8、8 0 の各行が配置されて、その構成は第1 図と第2図に示す第

1 実施例の構成と同様である。この実施例では、
パッケージ7 2 は 4 8 例のピンをもち、 2 4 例の
ピンはそれぞれパッケージ7 2 の縁 7 4 と 7 6 の
それぞれに沿って配置される。ピンは 1 から 4 8
と番号付けられる。1 つまたは複数の半導体チップに電気的に接続されたピン8 2 は、1 6 個のアドレス入力端 (A)、8 個のデータ信号ピン
(D)、4 個の電力供給ピン(VCC)、4 個の
接地ピン(GND)、2 個のチップ選択ピン
(CS)、4 個の書込み許可ピン(WE) および

4個の出力許可ピン(OE)を含む。これらのピン82はパッケージ70の1つまたは複数のチップに接続される。ピンには、第6図のピン13、14、35、36、37、38により構成されている6個の冗長ピン84も含む。冗長ピン84はパッケージ70の少なくとも1つの半導体チップには電気的に接続されてない。

パッケージ70上に、チップ選択CSピン以外 のすべての接続ピン、すなわち、VCC、GND、 D、A、OEおよびWEピンが、パッケージの縦 方向中央線に関して左右対称でパッケージ700 中面の垂線に関して180度回転対称に分布され ている。チップ選択ピン11と12はパッケージ の反対縁上の冗長ピン37と38に相対する。チ ップ選択ピン11と12および冗長ピン37と 38はそれぞれ、パッケージ13、14、35、 36の同じ側の各冗長ピン対に隣接している。

パッケージ70が第2パッケージ70上に逆さまに構成して配置されている場合、チップ選択 CSピン以外の電気的接続ピン82はそれぞれ、他のパッケージ70の間じピン82に重なる。パッケージ70の2つのチップ選択ピンは他のパッケージ70の各冗長ピン84に接続され、逆も同様である。したがって、2つのパッケージュール88は、第4図にポすモジュール88は1個のチップ選択ピンを備えており、チップ選択ピンの対はモジュール88の両側に配置されている。2つのパッケージ・モジュール88は、各パッケージ70のピン13、14、35、36に対応する

さらに他の実施例では、4対抗線上にピンをもつパッケージは90度の回転対称された位置にあり、8個のパッケージ・スタックが可能である。 第8図ないし第10図に示す本発明の第3実施例はこうした構成である。

第8図は、4つの対抗録36、38、40、42を含む外部ケース34をもつ半導体チャブ・パッケージ32の既略平面図である。この第3次施例では、パッケージ32の外部ケース34は単一半導体RAM チップ(図示せず)をカブセル対入している。各パッケージ32は4つのには容量は64K x 8である。パッケージ32は4つのとは20千44、46、48、50は外部ケース34の各録36、38、40、42に沿って配置される。各パッケージ32のチップの記憶容量は64K X 8である。各パッケージ32は16個のアドレス・グランスを含む。すなわち、8個のデータ・ピンD、4個の登込み許可ピンWE、8個の電力入力ピンVCCなよび8個の接地ピンGNDである。こうしたピ

4つの冗長ピンも備えている。

第7図では、複合モジュール90が2つのモジ ュール88から構成されている。各モジュール 88は1対のパッケージ70を含む。最上部のモ ジュール88は底部のモジュール88に関して 180位回転されており、上側のモジュール88 の4つのチップ選択CSピンは下側のモジュール 88の4つの冗長ピン12、14、35、36上 に置かれている。したがって、その結果形成され る4Mスタックト・モジュール90は、モジュー ル9 0の 1 方の側の位置 1 1 、 1 2 、 1 3 、 1 4 と他方の側のピン35、36、37、38により 構成された8つのチップ選択ピンをもつことにな る。各パッケージが4回対称移動されているので、 チップ選択CSピン以外の各モジュール88の電 気的に接続されたピン82はすべて他のモジュー ル88の同様な対応するピン82に接続されて、 その結果作成される4層のスタックト・モジュー ル90のピンの分布は、第6図に示すパッケージ 70の分布に対応する。

ンの組はパッケージ32の4つの縁36、38、 40、42上に線対称および回転対称位置に配置 されて、パッケージ32の対抗級上でこうしたピ ンのそれぞれは同じピンに対抗し、パッケージ・ 32の隣接録では、90度の回転対称化が行なわ れる。単純化するために、ピンアウト構成はパッ ケージ当たり1つのチップ選択CSピンを利用す る。チップ選択CSピンはパッケージ32の1録 38上に配置されて、第8図では、ピン番号19 として現われる。7個の冗長NCピンがさらに、 位置6、8、21、32、34、45、47に健 えられている。 2つの冗長ピンは、チップ選択 CSピンを備えてない3つの縁36、40、42 のそれぞれに従えてある。7番目の冗長ピンはチ ップCS選択ピンとして同じ録38に備えてある。 チップ選択CSピンは、冗長ピン47に対抗位置 にあり、さらに、チップCS選択ピン19として 同じ録38上にある冗長ピン21は、パッケージ。 32の録38上の中央ピン20を通過する面に関 して対称位置に配置される。各端部36、40、

4 2 では、冗長ピンはチップ選択 C S ピンと縁 3 8 上の冗長ピンの位置に対応する位置に置かれ ている。単純化のために、ピンアウトは出力許可 ピンを含まない。

1266 1 26

第9凶は8個のスタックト・パッケージ32か らなるモジュール52を示す。モジュール52は、 パッケージ32の4つの役重ね対54.56. 58. 60からなり、したがって8層のスタック を解えている。パッケージ32の底部対54では、 上側のパッケージ32が、下側のパッケージ32 の上に逆さまに配置されており、ピン44、46、 48、50の重複列が互いに接続されている。そ れらのピンは第1実施例のそれと同様に接続され る。すなわち、行44と48では、ピン番号1は ピン番号39に、ピン番号2はピン番号38と続 き、行46と50では、ピン番号14はピン番号 38に、ピン番号15はピン番号51にと続く。 パッケージ32の底部対54では、火通鉄38が 第9凶に示すようになるよう2つのパッケージ 3.2は丘いに関して回転した位置にはない。チッ

58の棘42上に配置されている。したがって、パッケージ32の4つの積重ね対54、56、58、60は8層のモジュール52を形成し、8層はそれぞれ、他の層とは異なるチップ選択CS位置をもつが、任意の層のチップ選択位置は他の層の冗長ピン位置に対応する。

第10図は、第9図に示すモジュール52用のプリント回路番板64上のピンアウト接続パッド CSO ないし CS7があり、それぞれ対応する M のでは、 CS はモジュール52の層 n のチップ選択CSピンに対応する。したがって、接着パッドは現成の子が選択CSパッド、 4 つのアドレス A パッド、 2 つのデータ D パッド、 2 つの 機地 G N D パッド、 2 つの 電力 V C C パッドおよび 1 つの 書込み許可 W E パッドをもつ。 そのモジュールの記憶容量は8 x 64 k x 8 である。 (企明の 効果)

本允明は、同一の半導体チップ・パッケージを

プ選択ピン19は冗長ピン47に接続され、残り の冗長ピンは互いに接続されている。パッケージ 38の第2の対ち6は第1の対ち4上に配置され る。パッケージ56の第2対は、第1対54と同 様に接続されるが、第2対56は第1対54に関 して90度回転しており、第2対56のパッケー ジ32の2つの鞣40は、第9図に示すように第一 1対54の2つの録38上に位置している。第2 対56のピンは互いに接続されると兆に第1対の それらにも接続されて、第2対56の各パッケー ジョ2のチップ選択CSピンはそれぞれ対応する 冗長ピンに接続されている。それらの冗長ピンは 対応するチップ選択CSピン以外の選択ピンには 接続されない。パッケージ32の第3対58は同 様に第2対56上に取付けられており、第3対 58は、第3対58の2つのパッケージ32の縁 42が第2対56の録40上に位置するように第 2対に関し90度回転されている。パッケージ 32の第4の対60は、第3の対58上に同様に 尼置されており、第4の対の縁36は第3の対

後み重ねることにより、半導体組立体の占める表面積を減少させることができるピンアウト構成を 備えているので従来技術よりも極めて付益である。 特定の線対称化および回転対称化による構成を説明してきたが、当然のことながら、本発明は様々 な回転および線対称化の構成を採用することがで きる。

4. 図面の簡単な説明

第1図は本発明の第1実施例による半導体チップ・パッケージのピンアウト構成を眼略的に示す。 平面図である。

第2凶は第1凶の半導体チップ・パッケージの 側面凶である。

第3図は第1図の半導体チップ・パッケージの 電子回路構成を概略的に示す図である。

第4 図は第1 図の2つの半導体チップ・バッケージを核重ね状に構成するモジュールの側面図である。

第5図は第4図のモジュールの電子回路を振略

的に示す図である。

第6図は本発明の第2火施例により半導体チッ プ・パッケージのピンアウト構成を順略的に示す 平面図である。

第7凶は第6凶の4つの半導体チップ・パッケ ージを積み重ねて構成されたモジュールの側面図 である。


第8凶は本允明の第3実施例による半導体チッ プパッケージのピンアウト構成を腹略的に示す単 面図である。


第9図は第8図の8つの半導体チップ・パッケ ージを積み重ねて構成したモジュールの側面図で ある。


第10図は第9図に示すモジュールを接続する プリント回路基板上の接着パッドを顕略的に示す 平面図である。


2…半導体チップ・パッケージ、4…外部ケー ス、18、20…ピン、6、8、10、12…牛 導体チップ。


出版人代理人











第1頁の続き

®Int. Cl. 5

H 01 L 25/11 25/18 識別記号

庁内整理番号